19日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A)

平3-229221

Solnt. Cl. 5

識別記号

庁内整理番号

個公開 平成3年(1991)10月11日

G 02 F 1/136

500

9018-2H

審査請求 未請求 請求項の数 1 (全7頁)

図発明の名称 液晶パネル

②特 顯 平2-24631

②出 願 平2(1990)2月2日

⑫発 明 者 堀 川

剛 兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

材料研究所内

外2名

⑪出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

1917代 理 人 弁理士 大岩 增雄

明 相 湖

1、 推倒の名称

液晶パネル

2. 特許請求の範囲

(I) ゲートラインと、ソースカインと、少な位、ソートラインと、別ではないでは、カートのでは、カートのでは、カートのでは、カートのでは、カートのでは、カートのでは、カートのでは、カートのでは、カートのでは、カートのでは、カートのでは、カートのでは、カートのでは、カートのでは、カートのでは、カーンでは、カーンでは、カーでは、カーンでは、

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、平面ディスプレイ等に用いられる 液量セルに関するものである。

【従来の技術】

第4例は、例えば特別平1-200231に示された従来のアクティブマトリックス型の液晶パネルの両紫の構成例を示す。第4図は、渺膜トランシスタを用いた液晶パネルの一幅素の等価回路で、 (2)はゲートライン、 (5)はソースライン、 (40)は両素選択トランシスタで、(21)はゲート電係、(51)はソース電桶、(61)はドレイン電桶である。(10)は一調素を形成する液晶素子で、 (7)は両素電極、 (8)は液晶層、 (9)は対向電極である。なお、調素選択トランシスタ(40)は勝膜トランシスタが用いられることが多い。

この従来のアクティブマトリックス型の被晶パネルは、晦素選択トランジスタ (400) のゲート電係 (21)はゲートライン (20)に、ソース電桶 (51)はソースライン (50)に、信号出力値であるドレイン電板 (61)は、顕素電極 (7) に接続されており、ゲートライン (2) が選択されている間、顕素電極

(7) はソース電桶 (51)の電位 V。にほぼ等しい電位になる。液晶形 (8) は、対向電桶 (9) と剛素電桶 (7) に快まれており、両素電桶 (7) の電位 Vour の高低に応じて、二つの電極の電位差による電気光学効果を示す。

第 5 関は、液晶パネルを駆動する際のタイミングチャートで、第 5 関 (a) は、ゲート電極の電位 V。、同図 (b) はソース電極の電位 V。、同図 (c) は晒素電極の電位 V。u・、同図 (d) は液晶層の透過率で、cを示す。

つぎに、この従来例の動作を説明する。

[課題を解決するための手段]

この発明に係る被温パネルでは、被鼠パネルの アレイ基板上に、ゲートラインとソースラインの 他に、高電圧ラインと低電圧ラインとを設けると ともに、各面派に興素選択トランジスタの出力を 人力とする上記高圧ラインと低圧ラインとの間に 様統されたインバータ回路を設け、このインバー 夕回路の出力選圧を液晶素子の画素電極に印加するようにした点を特徴とする。

(作用)

この発明における液晶パネルでは、調素選択トランジスタの出力に応じて、調楽電極能位が次の保持入力までの間、高電圧ライン電位または低電圧ライン電位に保たれるので、液晶剤を通じての過渡電流や調楽選択トランジスタや液晶剤のリーク等による簡素電極電位の変動をさけることができ、ちらつきのない良好な二値表示を実現できる。

[発明の実施例]

以下、この発明の一実施例を図について説明す

で、ちらつきのない表示動作が行なわれる。

[発明が解決しようとする課題]

従来の被晶パネルは、以上のように構成されていたので、ゲート選択時間の間に両素電極に所要の電荷を貯えても、フレーム書を換え時間の間における液晶層を通じての過渡電流やトランジスタや、液晶のリーク等による電荷の散逸のため、液晶層にかかる電圧が低下し、ちらつきが生じるといった問題点があった。

この問題点を解決するため、従来両案電極前段のゲート電極の間に、保持容量を設ける等の方策がとられるが、液晶層の抵抗値が小さい場合には、かなり大きな保持容量を設けて液晶印加電位の低下を防ぐ必要があり、それが閉口率の低下をもたらすという問題点が生じていた。

この危明は、上記のような問題点を解消するためになされたもので、抵抗値の小さな液晶材料を 川いた場合でも、本質的にちらつきがなく、良好 な二値表示を行なえる液晶パネルを得ることを目 的とする。

る。第1凶は、この実施例の液晶パネルの一調素 内の構成を等価同路で示した凶で、 (500)はス イッチングトランシスタ、 (600)は負荷トランジ スタで、各トランジスタはいずれもnチャンネル のエンハンスメント型のものである。(21),(22), (23)は各トランシスタ (480), (500), (600) のゲー ト准備、(51)、(52)、(53)は各トランジスタのソー ス准柄、 (61), (62), (63)は各トランジスタのドレ イン 坩 桶 、 (20) は 高 粃 圧 ラ イ ン 、 (30) は 低 봲 圧 ラ インで、商電圧ライン (20)、低地圧ライン (30)、 スイッチングトランジスタ (50)およひ負荷トラン ジスタ (60) によって、インバータ 间路 (70) が形成 されている。 (90) は負荷容はで、商業選択トラン ジスタ (40)のドレイン塩桶 (61)は、負荷容量 (90) およびインバータ回路 (70)の人力端に接続されて いる。インバータ回路 (70)は、nチャンネルのエ ンハンスメント型トランジスタニ例からなるいわ ゆるNELS型の目跡であって、スイッチングト ランジスタ (50)のドレイン世橋 (62)は低電圧ライ ン (30)に、 ソース 准備 (52)は負荷トランジスタ

(50)のソース電極 (53)に接続され、負荷トランジスタ (60)のゲート 推桶 (23)およびドレイン推桶 (63)は高電圧ライン (20)に接続され、インバータ 网路 (70)の出力端は調素電極 (7) に接続されており、両素電桶 (7) の電位は、インバータ (30)のの入力電位の高低に応じて、低電圧ライン (30)の電位 V 。 または、高電圧ライン (20)の電位 V 。

第2段は、この実施例の被晶パネルを緊動する際のタイミングチャートを示した図で、第2図(a)、ケート電極電位V。、同路(b) はソース電極電位V。、同路(c) はドレイン電極の電位V。VIN、同図(d) は顕素電極の電位V。UT、同路(c) は液晶層の透過率Tucを示す。

次に、この実施例の動作を説明する。

ある画素を選択する場合、その厨浴選択トランシスタ (40)が接続されているゲートライン (2) が選択されているときは、当該両条選択トランシスタ (40)が接続されているソースライン (5) の 配位 V 。を高電位とする。これによって、次のゲート

られる半導体材料が使用できる。

さらに、上記実施例では、インバータ回路の負荷トランジスタをオーミック抵抗等に限き換えてもよく、さらに、低電圧ラインとして、一段前のゲートラインを用いても、その効果はほとんど変わらない。さらに、低電圧ラインおよび高電圧ラインは、表示而全体を覆う導電膜として構成することもできる。

また、その駆動動作においては、低電圧酸と高 選圧酸を異なる電位とし、その進位をほぼ…フ レーム時間の間保つことが重要であり、その他の 選択時まで、インバータ回路 (70)の入力 V inは、 高電位に保たれ、インバータ 回路 (70)の出力 Vouv は、 V 。に近い値となり、対向電極 (9) の 電位 V zou を V 。に等しい電位に設定すれば、液 温印加 復任 V ic= V ouv - V cou は、ほぼ V i -V i となり、液晶素子 (10)に費込を行なうことが できる 2

他方、選択しない画派に接続されているゲートライン (2) が選択されているときは、そのソースライン (5) の 税位 V。 を低 徴位とする。 これによって。 次のゲート選択時まで、インバータ入力 Viuが低 電位に保たれ、インバータの出力 Vouァは、Vu に近い値となる。したがって Vicは、ほぼ O Vと なり、その画派を非選択状態にすることができる。

なお。上記実施例では、各隣署を構成する薄膜トランジスタとして、nチャンネルのエンハンスメント型の薄膜トランジスタを用いたが、その能動解には、アモルファスシリコン膜、多輪島シリコン膜や C d S 膜等の液晶パネルにしばしば用い

電位の原低やその印加のタイミングは、液晶の物性や、アレイ回路の特性に応じてさまざまに変更してさしつかえない。

また、第1図に示した実施例の液晶パネルを用いて、空話電性液晶のアクティブマトリックス法による撃動を打なうことができる。

第3 図はこの類動動作時のタイミングチャートで、第3 図(a)はゲート電極の電位 V。、開図(c)はインパータ入力電位 V。、同図(d)は高電圧ライン電位 V。、同図(c)は低電圧ライン電位 V。、同図(c)は低電圧ライン電位 V。、同図(f)は複晶素子印加電圧 V。。、同図(g)は複晶層の通過率 T。cを示している。

液晶酸 (8) は、パイポーラパルス、または、単純矩形パルスで分極反転を生じ、かつ、メモリ性の良好な強誘性性液晶(以下、「FLC」という)で構成する。ここでは、パイポーラパルスによる駆動について例を示す。駆動にあたっては、まず、 位 荷容 阪 (90) に 雨像データを含き込む間(第3 図中の A 期間)、 V n と V 、を V con にほ

は同じ単位 V com に設定する。したがって、この場合は、 画像データの値に関係なく、各画素で V cc~ O V となり、各画素の被温素子 (10) は、前フレームの表示状態を保持している。

つぎに、画像データの普込がおわったのち、 VuとV、にドレじの分極反転が生じる程度の消 去パルスを印加する(第4 図中の B 期間)。これ によって、画像データの値に関係なく、各勝素の 液晶素子(10)のメモリ状態の消去が行なわれる。

第 5 関はこの従来例のタイミングチャートである。

(2) … ゲートライン、 (21), (22), (23) … ゲート 滋桶、 (5) … ソースライン、 (51), (52), (53) … ソース選桶、 (61), (62), (53) … ドレイン電桶、

(7) … 顧素電極、 (8) … 液晶層、 (9) … 対向電極、 (10) … 液晶素子、 (20) … 高電圧ライン、 (30) … 低電圧ライン、 (40) … 酶素選択トランジスタ、 (50) … スイッチングトランジスタ、 (60) … 負荷トランジスタ、 (70) … インバータ回路である。

なお、図中、同一符号は同一、または、相当部分を示す。

代理人 大岩增雄


品パネルのちらつきのない二値表示動作を実現で きる。

(発明の効果)

以上のように、この発明は、両素選択トランジスタの出力を入力とし、高電圧ラインと低電圧ラインと低電圧ラインの間に接続されたスイッチングトランジスタと負荷とで構成されたインバータ回路を設け、このインバータ回路の出力を被益素子の関、その間のほとんどの間、その電位を一定に保つようにしたものであるから、液晶の調理値の低下等に起図するちらつきがなく、良好な二値表示が可能な液晶パネルが待られる効果がある。

4. 図面の簡単な説明

第1 図は、この発明の一実施例による液晶パネルの一両素の構成を示す等価回路、第2 図はこの 実施的のタイミングチャート、第3 図はこの実施 例の他の駅動動作時のタイミングチャート、第 4 図は従来の液晶パネルの一両素の等価回路図、



2:ゲートライン 21.22.23:ゲート電極

ZI,ZZ,ZJ・/ 1 電 12

5:ソースライン 7:画条電極

9:対向電極

10:液晶素子 20:高電圧ライン

30:低電圧ライン


40:画素 選択トランジスタ


50:スイッチングトランジスタ

51,52,53: ソース電極 60: 資荷トランシスタ


61,62,63:ドレイン電極

第 3 図





Vs 2 V6
21
51 20
51 40 8 10
Vcom



特許庁長官殿

平 特願昭 2-024631号

2. 発明の名称

1. 事件の表示

液晶パネル

3. 補正をする者

事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号 名 称 (601)三菱電機株式会社 代表者 志 岐 守 哉

(連絡先03(213)3421特許部)

4.代 理 人 住所 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 氏名 (7375) 弁理士 大 岩 増 雄 (2012)



特別平3-229221(6)

5. 補正の対象

明細書の「特許請求の範囲」、「発明の詳細な説明」および「図面の簡単な説明」の各欄ならびに図面

6. 補正の内容

A. 明細資:

- (1) 特許請求の範囲を別紙の通り補正します。
- (2) 第5頁第6行目:

「高圧ラインと低圧ラインとの間に」とあるを 「高圧ラインおよび低圧ラインに」と訂正します。

(3) 第6頁第2行目:

「(500)」とあるを「(50)」と訂正します。

(4) 第6頁第3行目:

「(600)」とあるを「(60)」と訂正します。

(5) 第6頁第6行目:

「(400)、(500)、(600) 」とあるを「(40)、(50)、 (60)」と訂正します。

(6) 第9頁下から3行目ないし下から2行目: 「低電圧級と高電圧源を」とあるを「低電圧ラ

別紙

補正後の特許請求の範囲

「(1) ゲートラインと、ソースラインと、少な くとも一週面を費き換える間それぞれほぼ定量位 に保たれる高祖圧ラインおよび低電圧ラインを樹 えたいわゆるアクティブマトリックス型の液晶パ <u>ネルであって、各画案ごとに</u>上記ゲートラインに ゲート電標が接続され上記ソースラインにソース 望 様が接続された 両 素 選択トランジスタと、 この トランジスタのドレイン電機にゲート電機が接続 されドレイン電優が上記低電圧ラインに接続され たスイッチングトランジスタおよびこのスィッチ ングトランジスタのソース電標と上記高電圧ライ ンの間に接続された負荷トランジスタもしくは オーミック抵抗と、上記スイッチングトランジス 夕のソース電極に画素電極が接続され対向電極が 上記高電圧ラインに近い電位に保持されている波 間飛子とを解えた液晶パネル。」

インと高電圧ラインを止と訂正します。

(7) 第10頁第6行目:

「駆動」とあるを「高速駆動」と補正します。

(8) 第12頁第1行目:


「パネルの」のつぎに「高速動作および」を加 入します。

B. 図面:

- (1) 第 1 図の符号 (70)。および (90)の名称を追加するため同図を別紙の通り再提出します。
- (2) 第5 図(d) の名称「V.c」を「T.c」に 打正するため、同図を別紙の通り再提出します。

以上

第 1 図



2:ゲートライン 21,22,23:ゲート電極

5:ソースライン

7: 画景電極

9:対向電極

10:液晶衆子 20:高電圧ライン

30:低電圧ライン

40:画素選択トランジスタ

50:スイッチングトランジスタ

51,52,53:ソース電機

60: 負荷トランジスタ

61,62,63:ドレイン電極 70:インバータ回路

90:負荷容量

第5図

